# **VHDL Simulation**

## in ORCAD



V1.0

F. Wolf

Graz, Jänner 2002

### Inhaltsverzeichnis

1 E	inleitung	1
1.1	Simulation und Verifikation	2
1.2	Entwurfsqualität	2
1.3	Begriffe in der Elektronik und ihre Äquivalenz zu VHDL	3
1.4	Testbench	3
1.5	Warum ORCAD ?	4
2 H	ochstarten der Simulationsumgebung	5
2.1	Anlegen eines neuen Projektes	5
2.2	Anlegen des Quellcode in VHDL	5
2.3	Simulation	7
2.4	Starten der Simulation	7
2.5	Kompilieren	10
2.6	Anhang VHDL-Files	11
2.6	.1 Modell	11
2.6	.2 Testbench	13

### **VHDL Simulation**

### in ORCAD

## 1 Einleitung

Bei einer Simulation von VHDL müssen die Eingangssignale, die einer Komponente hineinführen, stimuliert werden (Testbench). Anschließend müssen die Ausgangssignale, die von der Komponente nach außen führen, verifiziert werden.

Wird rein das VHDL Modell simuliert spricht man von einer "funktionalen Simulation", also ohne die Prüfung der Zeitverhalten der Schaltung. Erhält die Netzliste die bei jeder Simulation generiert wird, schon Verzögerungszeiten für die aus der Bibliotheken eingesetzten Elemente (Gate Level Simulation), können wir bereits an dieser Stelle eine Timing-Simulation durchführen (Einheitsverzögerungszeiten) . Die Simulation in dieser Phase wird Pre-Layout-Simulation genannt. Da die exakte Verzögerungszeiten erst nach der Verdrahtung feststellbar sind, liefert die Pre-Layout-Simulation nur eine angenäherten Eindruck über das Zeitverhalten der Schaltung.

Werden bei der Simulation Fehler entdeckt, so wird die Schaltung korrigiert und die Verifikation nochmals durchgeführt. Nach zufriedenstellender Verifikation wird nun die Synthese durchgeführt. Mittels Synthese wird aus der VHDL-Beschreibung eine Entwurfsdarstellung auf Logikebene erzeugt entweder in Form einer Netzliste oder einer weiteren VHDL-Beschreibung. Dabei werden die Elemente in dem CPLD (FPGA) platziert und verdrahtet (Place&Route). Dazu werden meistens automatische Werkzeuge verwendet, die über Vorgabe (Constrains) gesteuert werden. Die endgültige Laufzeiten der Signale werden nach dem Plazieren und Verdrahten berechnet Diese Laufzeiten und auch Angaben über die Platzierung können automatisch in den Schaltplan, bzw. in die entsprechenden Netzliste eingetragen werden (Backannotation).

Mit diesen endgültigen Laufzeiten können wir jetzt mit einer Post-Layout-Simulation das zeitliche Verhalten der Schaltung genau untersucht werden.

Der schaltplanbasierte Entwurf stößt bei der immer größer werdenden CPLD's (FPGA's) schnell an seine Grenzen. Spätestens dann ist der Übergang zu einem Entwurf mit Hardwarebeschreibungssprachen (meistens VHDL) notwendig.

### **1.1 Simulation und Verifikation**

Die Simulation dient zur Überprüfung des Schaltungsentwurfs. Mit Hilfe von den Entwicklern erstellten Eingangsdaten-Kombinationen (Input Stimuli, Testbench ...) wird getestet, ob die Schaltung die erwarteten Ergebnisse an ihren Ausgängen liefert. Damit lassen sich eventuelle Fehlern nachweisen. Leider kann man in der Regel jedoch die Fehlerfreiheit einer Schaltung nicht vollständig nachweisen. Diese wäre nur dann möglich, wenn wir die Schaltung auf alle möglichen Eingangskombinationen überprüfen würden.

Verifikation ist der Nachweis, das ein aus Komponenten einer niedrigeren Ebene zusammengesetztes System das in der Spezifikation beschriebene Verhalten zeigt. Die automatische Verifikation ist noch eine Forschungsthema, und wird in der Regel durch eine Simulation von Fallbeispielen ersetzt.

### **1.2 Entwurfsqualität**

Die Überprüfung des Entwurfs auf mögliche Fehler ist für den Erfolg eines Entwicklungsprojektes unbedingt notwendig. Wie die Erfahrungen aus der Praxis zeigen, enthalten leider Schaltungen ab einer gewissen Komplexität mit hoher Wahrscheinlichkeit Fehler. Die Überprüfung erfolgt in der Entwicklungsphase mit Simulation und Verifikation. Naher beim Prototypenaufbau kommt der erste Test im Labor oder sogar schon in einer realen Umgebung. In der Produktionsphase werden die Bauteile dann nicht mehr auf Entwurfsfehler, sondern auf Produktionsfehler gestestet.

Neben einem fehlerfreien Entwurf ist ein weitere sehr wichtige Ziel, Entwicklungsfehler so früh wie möglich zu entdecken. Ganz einfach gesagt, je später ein Fehler entdeckt wird, desto teuerer ist seine Beseitigung (und eventuell die verursachten Schaden).

Ein wichtiger Faustregel: bei jedem Entwurfsschritt kann ein Kostenfaktor von ca. 10 auftreten:



unbestückter IC-Sockel

Bestückungsplan

Leiterbahn mit zugehörigen Lötaugen

Elektronik	VHDL
Silizium (als Technologie für den IC)	architecture
IC	entity
Pin	port
Norm, Bauteilkatalog	package

### **1.3** Begriffe in der Elektronik und ihre Äquivalenz zu VHDL

In dem untenstehenden Bild ist nochmals der Zusammenhang zwischen den Begriffen in der Elektronik und der Gegenüberstellung zu VHDL dargestellt. Es soll extra drauf hingewiesen werden, das dies nur eine bildliche Darstellung entspricht. VHDL als Gesamtheit ist in einem einzigen Chip (IC) integriert.

signal

configuration

component instantiation



### 1.4 Testbench

Eine Homogene und von einem Simulationsprogramm unabhängige Simulationsumgebung erhält man, wenn man die zu testende Komponente (Modell) in eine sogenannte "Testbench" (Bench: engl. Arbeitstisch, Werkbank) einbindet. Eine Testbench ist wiederum ein VHDL Programm, welches Stimuli für die zu testende Komponente erzeugt und in zeitlicher sinnvoller Abfolge die von den Komponente erzeugten Ausgangssignale prüft. Die zu testente Komponente wird als "DUT" Device under test bezeichnet. Die Entity einer Testbench ist immer leer, da es nach außen hin zum Simulator keine Ein- und Ausgangssignale gibt.



Struktur einer Simulationsumgebung

### 1.5 Warum ORCAD ?

ORCAD eignet sich sehr gut als Simulator hier an dieser Schule, weil es fast überall als Vollversion vorhanden ist. ModelSim wird von Xilinx in der Designumgebung WebPACK mitgeliefert, hat aber einige Nachteile. So muss für jeden PC an dem simuliert werden soll, direkt unter Xilinx per Internet einen Licens-File für ModelSim XE/Starter 5.3d bestehlt werden. Diese Lizenz gilt nur an den einen PC auf dem man die Bestellung durchgeführt hat. Hat man dies erfolgreich getan, so ist man bei dieser ModelSim Version nur berechtigt eine Simulation durchzuführen. Bei jeder weitern Simulation muss der Simulator neu gestartet werden. Aus diesen Gründen ist eine Modelentwicklung unter ORCAD vorteilhaft.

Für die Synthese bzw. das herunterladen in die Zielhardware ist WebPACK hervorragend geeignet.

Schematische Darstellung der Entwicklungsschritte mit ORCAD



## 2 Hochstarten der Simulationsumgebung

### 2.1 Anlegen eines neuen Projektes

ORCAD wird über das Windowsstartmenü gestartet Danach wird ein neues Projekt angelegt

FILE  $\Rightarrow$  NEW  $\Rightarrow$  Project



Wählen Sie die Bausteinfamilie aus, für die das Projekt angelegt werden soll



### 2.2 Anlegen des Quellcode in VHDL

Design ⇒ New VHDL-File

Es erscheint ein Fenster, Speichern unter, dort ist der Dateityp VHDL-File (\*.vhd) schon ausgewählt ! Dieser Schritt muss zweimal durchgeführt werden.

- 1. Modell
- 2. Testbench

Als vorteilhaft ist es den Namen der Testbench so zu bezeichnen, das er "\_tb" (Testbench) als bestandteol des Namens enthält.. z.B.: B\_akku\_tb.vhd **Definition der VHDL-Files** 

Als Standart ist Source "S" als Filetyp definiert. Mit der rechten Maustaste  $^{\circ}$  auf den File klicken, hier B\_akku\_tb.vhd. Es erscheint ein neues Fenster:



Properties auswählen, und als Type VHDL Testbench definieren.

Properties		X
General Type Project		
VHDL Source	-	
VHDL SimModel		
VHDL Source		
VHDL Synthesis Macro Library		
VHDL Synthesis Target Library		
VHDL Testbench		
Waverorm VNE Nation	코는	
		OK Abbrooken Hilfe
		Abbiechen Hille

Es muss nun folgendes im Projektfenster angezeigt werden:

🔠 Beispiel 📃 🗖	×
PLD Xilinx M1 XC9500 Family	
🗀 File ध Hierarchy	
Design Resources     Solution     Solut	les
	۶

S ...steht für Source File T...steht für Testbench

### 2.3 Simulation

Nun fügt man die beiden Files (Source, Testbench) unter SimulationResources dazu.

SimulationResources ⇒ In Design ∽ Rechte Maustaste ⇒ Add File dazu.

	PLD Xilinx M1 XC9500 Family         If is         Is         If
	Ciprogram Files
Nun wird definiert: Sourse File → VHDL Sim Testbench → VHDL Test	Model tbench
Se T N N	Lect File Type

#### 2.4 Starten der Simulation

Tools ➡ Simulate

Es erscheint dieses Fenster

Select Simulation Configuration	
In Design Timed	OK
Timed	Cancel
	Help

Hier gibt es die Möglichkeit eine Zeitsimulation oder ein das Funktionsmodell zu simulieren: Wir wählen Sie "In Design" es erscheint:

OrCAD Simulate 🛛 🔀			
?	Beispiel Project opened. Do you want to load (elaborate) the circuit now?		
	Ja Nein		

hier wählen wir "Ja



Es erscheint nun die Simulationsumgebung, gestartet wir die Simulation mit RUN

Es erscheine nun ein Fenster, wo man die Simulationsergebnisse ansehen kann. Das Ergebnis der Simulation wird zumeinen als Liste, zum anderen als Waveform Übersicht angezeigt. Die Dauer der Simulationszeit können Sie unter Option ⇒ Pereferences ändern. Default sind 10 000 ns eingestellt.



Unter Trace ⇒ Edit Signal Trace können nun Signale dazu addiert werden oder der Radix HEX, OCDAL oder Binary ausgewählt werden

Select Signals - Wave1		X
Context:	List Signals of Name:	OK
ITC	×	Cancel
	List Signals of Type	Help
	All Groups	New Group
	Cutputs C Other	Edit Groups
	Bidirects 🗹 Variables	Мар
Signals in Context: 1	Selected Signals: 7	
<b></b> testbench.calc_o[2]	Itestbench reset_i testbench erket_i testbench erket_i testbench api (Hex) testbench api (Hex) testbench a_i (Hex) testbench a_i (Hex)	Move
	Radix: Binary	-

### 2.5 Kompilieren

Nachdem die von Ihnen erstellte Schaltung simuliert und ihre Funktion überprüft wurde, können Sie nun die Netzliste erstellen. Die Netzliste ist die Schnittstelle zum Programm Xilinx Xact 6. Gehen Sie beim Kompilieren folgendermaßen vor:

Starten des Compilers



Im "*Express Compiler*"-Fenster sind alle Optionen zum kompilieren bereits eingestellt. Achten Sie lediglich darauf, das die Netzliste im *XNF-Format* erstellt wird. Mit OK starten Sie den Kompiliervorgang.



Als Ergebnis wird die Netzliste im Unterordner *Outputs* des angelegten Projektes als XNF-Datei abgelegt.

F. Wolf

### 2.6 Anhang VHDL-Files

Hier ist als Beispiel ein einfachen Modell einer ALU inklusive Testbench dargestellt. Es soll durch Eingabe zweier 4 Bit Vektoren (a\_i, b\_i) verschiedene Operationen durchgeführt werden. Die Operation kann durch eine 3 Bit Vektor (op\_i) eingestellt werden. Durch Betätigen von enter\_i wird die Berechnung durchgeführt, und das Ergbnis am Ausgang (calc\_o) sichtbar. Weiters ist ein Takt (clk\_i) und ein Reset (reset\_i) verwendet worden.



#### 2.6.1 Modell

```
-- Version 1.0
-- 20.10.2001
-- design & simulated with orcad
--F. Wolf
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
      _____
-- ***** ENTITY *****
entity alu is
    port (
              : in std logic vector(3 downto 0);
        a i
             : in std_logic_vector(3 downto 0);
        b i
        calc o : out std logic vector(4 downto 0);
        op_i : in std_logic_vector(2 downto 0);
        enter_i : in std_logic;
        clk_i : in std_logic;
        reset_i : in std_logic
       );
end alu;
```

<sup>-- \*\*\*\*\*</sup> A R C H I T E C T U R E \*\*\*\*\*

```
_____
architecture behave of alu is
 type states is (value_input, calculate);
 signal com valid : states;
begin
   process (clk_i, reset_i)
    variable a_temp_v : std_logic_vector(4 downto 0);
    variable b_temp_v : std_logic_vector(4 downto 0);
    variable op_temp_v : std_logic_vector(2 downto 0);
  begin
   if (reset i='1') then
      calc o \leq=(others =>'0');
       a temp v :=(others =>'0');
      b temp v :=(others =>'0');
       op temp v := (others =>'0');
      com valid <= value input;
      elsif (clk i'event and clk i='1') then
      case com valid is
        when value input =>
                    if enter_i='1' then
                            a\_temp\_v(3 \text{ downto } 0) := a\_i;
                            b_temp_v(3 \text{ downto } 0) := b_i;
                            op_temp_v:= op_i;
                            com valid <= calculate;
            else
              com valid <= value input;
           end if;
           _____
        when calculate =>
                    case op temp v is
                       -----
                             when "000" => --- algebra summation
                              calc o \le a temp v + b temp v;
                       -----
                           when "001" => --- algebra subtraktion
                              calc o \le a temp v - b temp v;
                       -----
                             when "010" \Rightarrow --- logic and
                               calc_o <= a_temp_v and b_temp_v;
                       ------
                             when "011" \Rightarrow --- logic or
                              calc_o <= a_temp_v or b_temp_v;
                       ------
                             when "100" \Rightarrow --- logic xor
                              calc o \le a temp v xor b temp v;
                       _____
                            when "101" => --- logic nand
                              calc o \le a temp v nand b temp v;
                         ------
                             when "110" \Rightarrow --- logic nor
                          calc_o <= a_temp_v nor b_temp_v;</pre>
                       ------
                           when "111" \Rightarrow --- logic not a i
                         calc o \leq not a temp v;
                when others \Rightarrow null;
           end case;
        when others => null;
       end case;
```

```
end if;
```

end process; end behave;

--- \*\*\*\*\*\* CONFIGURATION \*\*\*\*\*

configuration alu\_conf of alu is for behave end for; end alu conf;

#### 2.6.2 Testbench

-- Version 1.0 -- 20.10.2001 -- design & simulated with orcad LIBRARY IEEE; USE IEEE.STD\_LOGIC\_1164.ALL; USE IEEE.STD\_LOGIC\_ARITH.ALL; USE IEEE.STD\_LOGIC\_UNSIGNED.ALL;

LIBRARY ieee; USE IEEE.STD\_LOGIC\_TEXTIO.ALL; USE STD.TEXTIO.ALL;

\_\_\_\_\_

ENTITY testbench IS END testbench;

-- \*\*\*\*\*\* A R C H I T E C T U R E \*\*\*\*\* \_\_\_\_\_ ARCHITECTURE testbench arch OF testbench IS COMPONENT alu PORT ( a i : in std logic vector(3 downto 0); b i : in std\_logic\_vector(3 downto 0); calc\_o : out std\_logic\_vector(4 downto 0); op\_i : in std\_logic\_vector(2 downto 0); enter\_i : in std\_logic; clk\_i : in std\_logic; reset\_I : in std\_logic ); END COMPONENT; SIGNAL a\_i: std\_logic\_vector(3 downto 0);SIGNAL b\_i: std\_logic\_vector(3 downto 0);

SIGNAL calc\_o : std\_logic\_vector(4 downto 0); SIGNAL op\_i : std\_logic\_vector(2 downto 0); SIGNAL enter\_i : std\_logic; SIGNAL clk\_i : std\_logic; SIGNAL reset\_i : std\_logic;

#### BEGIN

UUT : alu PORT MAP (

```
a_i => a_i, \\ b_i => b_i,
                   calc_o => calc_o,
                   op i \Rightarrow op i,
                   enter_i => enter_i,
                   clk_i => clk_i,
                   reset i => reset i
       );
_____
-- ***** CLOCK *****
-----
   PROCESS
   BEGIN
          -- -----
          clk i <= transport '0';
          -----
          WAIT FOR 10 ns;
          clk i <= transport '1';
          -- -----
          WAIT FOR 10 ns;
          clk i <= transport '0';
   END PROCESS;
      -----
-- ***** FOR STIMULI *****
_____
   PROCESS
          BEGIN
          -----
            enter_i <= transport '0';
            a_i <= transport std_logic_vector'("0000");
           b_i <= transport std_logic_vector'("0000");
op_i <= transport std_logic_vector'("000");
           reset_i <= transport '1';
           -----
          WAIT FOR 10 ns;
           reset_i <= '0';
           -- -----
           WAIT FOR 10 ns;
           a_i <= transport std_logic_vector'("0101");
           b_i <= transport std_logic_vector'("1111");
op_i <= transport std_logic_vector'("000");
           enter_i <= transport '1';
          ------
          WAIT FOR 40 ns;
          enter_i <= transport '0';
           -----
           wait:
           WAIT FOR 90 ns;
           code i <= transport std logic vector'("11000001");
          ------
          WAIT FOR 40 ns;
          enter i <= transport '1';
          _____
          WAIT ; -- global
          -----
   END PROCESS:
```

END testbench\_arch;

--- \*\*\*\*\*\* CONFIGURATION \*\*\*\*\*

\_\_\_\_\_

CONFIGURATION alu\_cfg OF testbench IS FOR testbench\_arch END FOR; END alu\_cfg;